1. 개요
SK하이닉스의 반도체 기술에 대해 다루는 문서이다.2. DRAM
2.1. 제조 공정
2.1.1. 44나노
2.1.2. 35나노
2011년에 양산을 시작했다. 44나노 공정과 동일한 워드라인 피치(88nm)를 사용하여 기술상으로는 44나노급이나, 6F2 구조를 도입하여 셀 면적을 줄이고 생산성을 60% 이상 높였다. 여담으로 뉴스 기사에 따라 35나노 또는 38나노로 명칭이 다른데, 하이닉스 공식 블로그에 따르면 35나노 쪽이 공식 명칭으로 보인다. (38나노는 8F2 적용 기준의 수치로, 초기 명칭으로 추정)2.1.3. 2x(29나노)
코드명은 '휴마'(Huma)이다.2.1.4. 2y(25나노)
코드명은 '폴라리스'이다.2.1.5. 2z(21나노)
코드명은 '데네브'이다.2.1.6. 1x
코드명은 '아리우스'(Alius)이다.2.1.7. 1y
코드명은 '다빈치'이다.2.1.8. 1z
코드명은 '리젤'이다.2.1.9. 1a(14나노)
일부 레이어에 EUV가 도입되었다. 코드명은 '캐노퍼스'이다.2.1.10. 1b(12나노)
코드명은 '루시'이다. (BPM 37093 백색왜성)2.1.11. 1c(11나노)
1b D램 기반으로 개발되었다. 코드명은 '스피카'이다. 2025년 초 양산 예정이다.2.1.12. 1d(10나노)
1z 공정 대비 셀의 정전 용량이 절반으로 줄어듦에 따라 미세화의 난이도가 크게 올라갈 것으로 예상된다.2.2. 제품
2.2.1. DDR3 SDRAM
2.2.2. DDR4 SDRAM
2.2.3. DDR5 SDRAM
| 용량 \\ 공정 | 1y nm | 1z nm | 1a nm | 1b nm | 1c nm |
| 16 Gb | M-die | A-die | B-die | ||
| 24 Gb | M-die | ||||
| 32 Gb |