| Intel® Core™ Ultra 시리즈 및 마이크로아키텍처 | |||||
| {{{#!wiki style="margin: 0 -10px -5px; min-height: 26px" {{{#!folding [ 펼치기 · 접기 ] {{{#!wiki style="margin: -6px -1px -11px" | Optimization 최적화 | Process · Optimization 공정 미세화 · 최적화 | Process · Architecture 공정 미세화 · 마이크로아키텍처 변경 | ||
| Intel 7 | Intel 4 + TSMC N5 · N6 | TSMC N3B · N6 | |||
| 인텔 코어 i 시리즈 참조 | 1세대[L] ● Meteor Lake 메테오 레이크 (2023) (Redwood Cove 레드우드 코브 + Crestmont 크레스트몬트) | 2세대 ● Lunar Lake 루나 레이크 (2024)[L] (Lion Cove 라이언 코브 + Skymont 스카이몬트) | |||
| Process · Architecture 공정 미세화 · 마이크로아키텍처 변경 | |||||
| TSMC N3B · N5 · N6 | |||||
| 2세대 ● Arrow Lake 애로우 레이크 (2024) (Lion Cove 라이언 코브 + Skymont 스카이몬트) | 3세대 ● Panther Lake 팬서 레이크 (2025) (Panther Cove 팬서 코브(가칭) + Darkmont 다크몬트(가칭)) | ||||
| 사용 모델은 ●으로 표시 | |||||
[clearfix]
1. 개요
인텔 코어 Ultra 시리즈의 2세대 CPU 버전이다.코어 i 시리즈 네이밍의 연장선으로 인텔 15세대로도 들어올 수 있다.
코어 Ultra 시리즈 최초로 데스크톱 제품군 CPU 모델이 출시된다.[1]
2. 공통
코어 울트라 2세대는 대상 플랫폼에 따라 루나 레이크와 애로우 레이크로 나뉜다. 공통적으로 이 두 제품군은 같은 CPU 아키텍처인 라이언 코브와 스카이몬트 아키텍처가 들어가게 된다.P-코어로 활용이 되는 라이언 코브 아키텍처는 명령어 디코더가 6-Wide 에서 8-Wide로 확장이 되며, 그 외에도 백엔드에 위치한 정수, 부동소숫점 등의 유닛이 확장이 되어 메테오레이크에 탑재된 레드우드 코브에 비해 IPC +14%의 성능 향상폭을 가진다. 해당 아키텍처에 관한 자세한 설명은 다음 항목으로.
E-코어로 활용이 되는 스카이몬트 아키텍처는 명령어 디코더가 6-Wide에서 무려 9(3×3)-Wide로 확장되었으며[2] 비순차 처리 규모의 대폭 확장, 2배 가량의 백엔드 연산유닛 확장으로 인하여 (기존 LP-E 코어와 비교시) 정수 IPC +38%, 부동소숫점 IPC +68%라는 성능 향상을 이뤄냈다. 이는 13세대 인텔 CPU의 빅코어로 들어가던 랩터 코브와 비교시 정수, 부동소숫점 모두 +2% 향상된 수준의 IPC라고 한다. 해당 아키텍처에 관한 자세한 설명은 다음 항목으로.
하이퍼스레딩이 빠졌고, 스케줄러의 변경으로 E-코어 우선적인 작업 배분이 이뤄진다. 사실 SMT는 10% 이상의 면적을 잡아먹으며 각종 Hazard와 보안 문제를 일으키기 때문에 차라리 SMT를 빼고 여분의 공간에 추가적인 디코더, ROB와 캐시를 넣어서 높은 IPC를 구현하는 것이 현대의 CPU 설계 기조라서[3] 얼핏 보면 인텔이 최신 트렌드를 충실히 따라가는 것으로 보일지 모르나 이는 표면적인 현상일 뿐, 실제로는 기획 단계에서부터 의도하고 뺀 것이 아니라 개발 과정에서 문제가 생겨 뺀 것이라는 루머가 파다하다. 실제로 라이언 코브의 IPC 향상폭은 경쟁사의 Zen5와 비교해 크게 차이가 없는데, 이는 역으로 SMT 삭제로 인한 구조상의 이점을 활용하지 못했음을 암시한다.
3. 모바일 저전력용: 루나 레이크
===# 출시 전 정보 #===루나 레이크는 저전력 모바일용으로 설계된 제품군이다. 정격전력 8~17W[4]로, 메테오 레이크-U 라인업을 대체하는 것에 골자를 두고 있다.
- CPU
CPU 면에서 봤을때 전작인 메테오 레이크-U와 비교하면 2개의 성능 코어 + 8개의 효율 코어 + 2개의 LPE 코어(12코어 14스레드)에서 4개의 성능 코어 + 4개의 효율 코어(8코어 8스레드)로 코어 수로만 비교하면 성능이 줄어든 것 처럼 보이는 착시효과가 존재한다. 그러나 실제 성능과 관련이 있는 성능 코어는 2개에서 4개로 증가했다는 점[5], 효율 코어의 개수는 절반으로 줄어들었으나 개별 코어의 IPC가 랩터 코브와 유사한 수준으로 늘어났다는 점[6], 그리고 인텔 메테오레이크의 LPE 코어는 아예 별도의 다이에 위치하여 idle 환경이 아니면 아예 켜지지도 않는다는 점을 감안하면 오히려 업그레이드 되었다는 평이 중론.
코어 수의 차이로 인해 AMD의 스트릭스 포인트나 6개의 P-코어를 탑재한 Core Ultra 7 1세대(28W)를 잡기는 어렵고, 대략적으로 AMD의 크라켄 포인트나 4개의 P-코어를 탑재한 Core Ultra 5 1세대(28W)와 유사한 멀티코어 성능을 가지며, 이 제품들이 경쟁 상대가 될 것으로 예상이 된다. 실제로 유출된 벤치마크 결과를 보면 Geekbench 6.2 기준으로 멀티코어 성능이 11400점인것으로 나오는 상황이다. 이 점수는 Core Ultra 5 1세대의 성능과 정확히 일치한다.
통합 메모리 구조와 E코어 아키텍처·공정 일신으로 인해 루나 레이크는 특히 극저전력 구간에서의 전성비를 크게 높이는데 성공했으며, 인텔은 루나 레이크가 ARM이 더 전성비가 좋다는 관념을 깨뜨릴 것을 자신하고 있다.[7]
인텔의 2024년 8월 Hot Chips 발표 자료에 따르면 P-LP(E) 코어 간 레이턴시 및 LP E 코어 클러스트 내 코어 간 레이턴시가 극적으로 개선되었다고 한다. [8]
- GPU
내장 GPU는 베틀메이지 아키텍처 2세대 Xe 코어 8개가 들어간다.[9] 코어 1개당 들어가는 EU의 갯수가 알케미스트 기반 1세대 Xe 코어 대비 16개에서 8개로 감소했으나, 대신 1개의 EU당 들어있는 연산유닛의 수가 8개에서 16개로 늘어나 결과적으로는 동일한 체급이다. 하나의 FP32 연산유닛은 ADD + MUL 2 ops를 수행하므로 Xe2 코어는 한 사이클당 256 ops의 FP32 연산을 수행한다.
1024개의 SP는 전작인 메테오 레이크-H에 들어가는 8 Xe 코어와 동일한 수준이며, 메테오 레이크-U에 들어가는 4 Xe 코어 GPU에 비교하면 2배 가량의 성능향상폭을 가진다. 인텔 측에서는 전작 대비 50%의 성능 향상이 이뤄졌다고 주장하고 있지만, 실질적으로 GPU의 TOPS 수를 통해 클럭을 역산하면 최대 2.04GHz가 나오고[10], 이는 메테오 레이크-H보다 오히려 떨어지는 수준이다.
따라서 결론적으로는 최대 성능 자체는 8 Xe 코어가 들어간 메테오 레이크-H와 비교시 비슷하지만, 전력 소모를 비교하면 60fps로 3DMark를 구동 시 메테오 레이크는 25~29W를 소비하는 반면 루나 레이크는 같은 인터포저 상에 적층된 메모리까지 포함해서 14~18W를 소비한다고 한다.# # 인텔 측의 50% 성능 향상 또한 최대 성능 향상폭이 아닌 동일 전력대에서의 향상폭일 가능성이 매우 높다.[11]
그리고 실제로 유출된 Time Spy Graphic Score 또한 3000점대 후반의 점수를 보이며 메테오 레이크-H GPU의 1.5배가 아닌 소폭 향상에 그치는 모습을 보여주고 있다. 루나 레이크는 PL1 17W, PL2 30W의 스펙을 가지고 있으며, 제품의 컨셉상 기존의 U 라인업의 전력을 소모하며 H 라인업 급의 성능을 보여주는 것을 목표로 만들어진 CPU이기 때문에 최대 60W까지 집어먹는 메테오 레이크-H 라인업 대비 1.5배 수준의 성능 향상은 애초에 불가능했다.
전력효율은 충분히 상승한 셈이나, 스트릭스 포인트나 크라켄 포인트와 경쟁하며 UMPC에 활용되기 위해서는 3DMark 점수가 잘 나온 만큼 게임도 잘 돌릴 수 있어야 하는데, 게임 최적화가 얼마나 잘 진행될지에 관해서는 출시가 되어야 알 수 있을 듯 하다.
- NPU
NPU는 인텔의 4세대 NPU가 탑재된다. Core Ultra 7 기준으로 6개의 타일이 들어가며, 각 타일은 8비트 정수 연산을 기준으로 2048 MAC per cycle을 수행하며 16비트 부동 소숫점 연산을 1024 MAC per cycle을 수행할 수 있는 512-Wide MAC Array가 탑재된다. 인텔측의 설명에 따르면 전작인 메테오레이크에 들어간 3세대 NPU에 비해 4배의 성능인 48TOPs의 성능을 낼 수 있다고 하며, CPU와 GPU 내의 XMX, 그리고 NPU를 모두 조합하면 총 120TOPs의 AI 연산 성능을 낼 수 있다고 홍보하고 있다.
- 생산공정 및 출시일정
일반적인 사용과는 별로 관련이 없는 NPU를 제외하면 가장 큰 변화가 있었던 부분은 생산공정 분야이다. 2개의 타일이 전량 TSMC 제로 주문이 되었으며 연산을 담당하는 파트의 다이는 TSMC의 3nm 공정인 N3B, 그리고 IO를 담당하는 다이는 TSMC N6으로 생산이 이뤄졌다. 전작인 메테오레이크의 CPU가 인텔 4, GPU가 TSMC N5였던 점을 감안하면 공정 면에서 일신이 이뤄진 셈이다.
루나 레이크의 출시가 지연된다는 루머가 있었으나, 인텔은 부인했다.# 2024년 9월 3일에 공식 출시되는 것으로 확정되었다. 이로써 출시가 지연된다는 루머는 거짓인 것으로 드러났다. #
3.1. 제품
의 루나 레이크 부분을
참고하십시오.3.2. 상세
별도의 LP-E코어가 존재하지 않고 P코어와 E코어가 붙은 CPU타일만 있어 표면상으로는 LP-E코어가 포기된 것처럼 보이지만, 인텔에 따르면 둘이 합쳐진 것에 가깝다. 정확히는 P코어와 E코어가 CPU 타일에 하나로 붙어있긴 하나, 각각의 전력공급 계통(파워레일)을 가지고 있어 P코어에는 전력이 차단된 상태로 E코어만 구동이 가능한 구조를 가지고 있다.
기본적으로 메테오 레이크-U 대비 CPU, 내장 GPU 모두 개선된 전성비를 보여주고 있으며, 배터리 타임도 기존 인텔 노트북들에 비해서는 장족의 발전을 이루었다. 다만 루나 레이크에 대응하는 AMD와 애플의 현 세대 제품군이 등장하지 않은 상태라 인텔의 주장대로 초저전력 구간에서 경쟁사 대비 전성비 동급 내지 우위를 달성했는지는 정확한 검증이 불가능한 상황이다.[12]
다만 성능적인 면에서는 특출난 부분은 없다. 이는 루나 레이크의 목적이 17W로 기존의 28W급들이 28W에서 동작할 때의 성능을 내는 제품을 만들어 15W급 메테오 레이크-U를 대체하는 목적을 가지고 있으며, 하이퍼스레딩 역시 삭제되었기 때문이다.[13] 결과적으로 17W에서 동작하는 268V와 28W에서 동작하는 155H를 비교시 루나 레이크의 멀티코어 성능은 다소 쳐지고, 내장 그래픽을 이용한 게임 성능은 비슷한 모습을 보여준다.
3.3. 평가
4. 데스크톱 및 모바일 중·고전력용: 애로우 레이크
4.1. 출시 전 정보
정격 전력 최대 125W로, 메테오 레이크-H, 랩터레이크-HX, 랩터레이크-S를 대체하는 것에 골자를 두고 있다.- CPU
CPU는 루나 레이크와 동일한 라이언 코브 아키텍처와 스카이몬트 아키텍처를 채택했다.
애로우 레이크에서 CPU-Z 벤치마크를 수행한 결과, 단일 스레드에서 i9-14900KS보다 무려 20% 향상된 성능을 보였다는 루머가 있다. 모델명은 알 수 없으나, 멀티 스레드 성능을 근거로 추정하면 기존 인텔 코어 i의 i5에 해당하는 Core Ultra 5일 가능성이 높다고 한다. 다만, 아직 정식 출시 전이기 때문에 실제 결과인지는 알 수 없다.#
- GPU
GPU가 루나 레이크와는 다르게 Xe2(배틀메이지) 아키텍처가 아닌 한 세대 이전의 Xe1(알케미스트) 아키텍처를 사용한다고 하며, 모바일 제품군은 전 세대인 메테오레이크의 SoC타일을 그대로 재사용한다.
- NPU
NPU 성능 관련 내용 서술
- 생산 공정 및 출시 일정
원래 인텔 20A 공정이 주력이 될 예정이었으나, 어느 순간 슬금슬금 20A의 비중이 줄어들기 시작해, 나중에 가서는 U5 이하 라인 일부 SKU의 CPU 타일만 20A를 사용한다는 소식이 나왔고, 그러다가 2024년 9월, 인텔은 비용 문제를 이유로 20A의 양산을 취소한다고 발표했다. 결국 에로우 레이크는 전량 TSMC 공정으로 나오게 되었다. 베이스 타일이 인텔 22FFL, CPU 타일 N3B, GPU 타일 N5, SoC 타일 N6로 알려졌다.
[1] 기존의 메테오 레이크는 인텔 4 공정 문제로 데스크톱이 취소되어 노트북 제품군 한정으로 출시되었다. 때문에 급하게 땜빵으로 투입된 물건이 인텔 14세대다.[2] 최대 3개의 마이크로옵을 발행할 수 있는 3개의 Complex Decoder[3] 물론 이로 인해 TR 갯수와 면적이 늘어나게 되는데 TSMC 2나노 이후부터는 실질적인 PPA 향상이 없다. 마케팅용 공정 노드 상으로는 A16, A14까지 붙지만, 실제로는 CMOS의 물리적인 Gate Length는 10nm대에서 더 줄어들지 못하고 있었던 상황이었다. 지금까지는 이를 해소하기 위해 FinFET, GAAFET과 같은 기술을 도입하고 PMOS의 전하 이동도를 개선하여 PMOS가 NMOS의 2배 수준의 Width를 가지지 않아도 되게 함으로써 M2 Track 수를 줄여 Standard Cell의 세로 축 길이를 줄였으며, Gate를 Contact에 맞닿게 함으로써 CPP를 줄여 Standard Cell의 면적을 줄여나가는 식으로 공정을 발전시켜서 "스탠다드 셀 면적이 줄어들었으니 nm가 개선된걸로 치자" 라는 식의 홍보를 했다. 그러나 2nm 이후 세대의 공정 부터는 BSPDN의 도입 이외에는 적어도 CFET 소자가 도입되기 이전까지는 면적 축소의 여지가 거의 없어진 상황이다. 면적 축소는 PMOS와 NMOS를 아예 둘 다 수직으로 적층하는 CFET 소자가 도입되어야 본격적인 축소가 가능할 것으로 전망이 되는 상황. 그렇기 때문에 단가 문제를 해소하기 위해 각 반도체 회사에서는 인터포저 위에 여러 다이들을 적층하거나, 칩렛 구조 등을 도입하면서 차세대 패키징에 관심을 가지는 중이다.[4] 기존 U 라인업 SKU에 비해 2W 늘어났는데, 22FFL 인터포저 위에 함께 탑재되어 같은 패키징으로 포함이 된 LPDDR5 램으로 인한 영향이다.[5] 코어 구성에 따른 성능 차이는 매우 크다. 스냅드래곤 8 Gen이 1세대에서는 1+3+4 구조였으나, 같은 8코어 구성을 유지하더라도 1+4+3, 1+5+2, 2+6+0 구성으로 성능 향상을 하는 것을 보면 알 수 있다.[6] 그 이전까지의 인텔 E-코어는 스카이레이크와 유사한 수준의 IPC를 가졌다.[7] 사실 인텔의 말은 이론적으로 보면 딱히 틀릴 것도 없는 것이 RISC가 CISC보다 태생적으로 성능·효율이 더 좋은 것은 사실이지만 이는 어디까지나 여러 요소 중 하나일 뿐, 반도체의 성능과 전성비를 결정하는 가장 큰 요소는 ISA가 아닌 개발주체의 설계(아키텍처)와 제조(팹) 기술력이다.[8] P 코어 - LP E 코어 간 레이턴시: 약 55 ns, E코어 클러스트 내 레이턴시: 20 ns대 중반 (P코어 간 레이턴시와 비슷한 수준)[9] EU 64개, SP(FP32) 1024개[10] Core Ultra 5 계열은 벤치마크 유출을 통해 1.85GHz의 클럭으로 GPU가 작동한다는 것이 드러났다.[11] 54W 이상의 전력을 소모하는 메테오 레이크-H의 최대 GPU 성능을 잡지는 못하더라도 28W 메테오 레이크-H GPU 성능이 17W 루나 레이크-V GPU 성능이랑 동급이기 때문에, 동일 17W 상에서 기존 메테오 레이크-H의 128EU GPU의 1.5배 성능을 낸다면 틀린 말은 안한 셈이 된다.[12] AMD의 대응 제품은 스트릭스 포인트-U의 라이젠 5·7, 애플은 M4 정도로 볼 수 있다. 그런데 스트릭스 포인트-U의 경우 아예 등장 여부 자체가 불투명하며, 애플의 M4는 나와있었긴 했지만 탑재기기가 아이패드인 탓에 정확한 벤치마크 및 전력소모 측정이 불가능한 상황이다.[13] 애로우 레이크의 경우 하이퍼스레딩 삭제가 원 계획상으로는 없었던 것임이 거의 확실시되는 정황이 있으나, 루나 레이크의 경우 인텔이 처음부터 의도하고 뺀 것인지가 확실치 않다.