[[반도체|반도체
Semiconductor
]]- [ 펼치기 · 접기 ]
- ||<-2><tablewidth=100%><tablecolor=#000,#ddd><bgcolor=#0ff> 분류 ||
메모리 반도체
(DRAM · SRAM · HBM · SSD)시스템 반도체
(CPU · GPU · AP · AI 반도체 · 이미지 센서 · 전력 반도체)반도체 8대 공정 (Process Integration) Front-End
(웨이퍼/제조 · 산화 공정 · 포토리소그래피 · 식각 공정 · 증착 공정 · 금속 배선 공정)
(+ 세정 공정 · 이온 주입)Back-End
(EDS · 패키징(=백엔드 자체))구조 <rowcolor=#000>반도체 제품 반도체 소자 CPU · GPU(그래픽 카드) · ROM · RAM · SSD · HDD · MPU · eMMC · USB · UFS · 와이파이 트랜지스터(BJT · FET · JFET · MOSFET · T-FT, FinFET, GAA) · 전력 반도체 소자(사이리스터 · GTO · 레지스터(IGBT) ) · 다이오드 · CMOS · 저항기 · 연산 증폭기 · 펠티어 소자 · 벅컨버터 용어 웨이퍼 · 팹 · SoC · Technology Node · PPA · PCB · FPGA · Photoresist · Alignment · LOCOS · STI · Fume · 산화막 · 질화물 · Annealing <rowcolor=#000>현상 법칙 정전기 방전 무어의 법칙 · 4 GHz의 벽 · 폴락의 법칙 기업 분류
기업 목록은 각 문서에 서술반도체 제조사(종합반도체사 · 팹리스 · 파운드리 · 세미캡)
1. 개요
Multi-Project Wafer여러 설계자의 집적 회로 설계를 웨이퍼 한 장에 모아 함께 제조함으로써 마스크와 웨이퍼 비용을 나눠 내게 하는 시제품 제작 방식. 국내에서는 보통 MPW로 부르고, 멀티 프로젝트 웨이퍼로 풀어 쓰기도 한다. 정기 노선처럼 날짜를 정해 놓고 출발하기 때문에 업계에서는 셔틀(shuttle)이라는 별칭으로 통한다.
주로 대학과 연구소의 교육·연구용 칩, 기업의 시제품 제작 용도로 활용되며, 2020년 이후에는 오픈소스 PDK를 쓰는 셔틀이 생겨 개인 단위의 제작도 이뤄지고 있다.
2. 배경
미세 공정을 제조하기 위해 반드시 제작해야 하는 포토마스크 세트는 수십 장 규모에 값이 수백만 달러를 넘어가므로, 시제품 하나 찍자고 전용 마스크를 뜨는 것은 대부분의 대학과 스타트업, 그리고 대기업의 실험 프로젝트에게조차 불가능한 지출이 된다.그래서 파운드리나 중개 기관이 마감일을 정해 여러 설계를 받아 마스크 한 세트에 함께 새기고, 참가자는 자기가 쓴 면적만큼만 돈을 내는 MPW가 등장하게 되었다.
3. 특징
공정별로 연 수 회 정해진 셔틀 일정에 따라 접수하며, 셔틀 예약이 꽉 차거나 마감일을 넘기는 경우 다음 회차로 밀린다. 제출한 설계는 설계 규칙 검사(DRC) 등을 통과해야 접수되며, 접수부터 다이 수령까지 수개월이 걸린다.실리콘 면적을 대략 mm 단위, 작게는 수백 μm 크기의 격자로 나눠 여러 설계에 배정하며, 참가자는 면적에 비례해 비용을 나누어 부담하며 여기에 최소 면적 조건이 붙기도 한다. 웨이퍼가 완성되면 각 참가자에게 자기 설계의 다이만 전달되며, 수량은 보통 수십 개의 다이이고 패키징은 별도 주문 옵션인 경우가 많다.
각 회차마다 금속층 수나 MIM 커패시터, 두꺼운 상부 금속층 같은 공정 옵션 조합이 정해져 있어 해당 옵션에 맞게 설계하여야 한다.